전기및전자공학부 최양규 교수와 이병현 연구원이 나노선 5단 수직 적층 기술을 통해 D램과 플래시 메모리의 특성을 동시에 갖고 있는 융합메모리 반도체 소자를 개발했다. 이번 연구 결과는 나노 분야 학술지 <나노 레터스(Nano Letters)> 8월 31일자 온라인 판에 게재됐다.

 

기존의 메모리 반도체는 D램(DRAM)과 플래시 메모리 두 종류의 반도체로 분류된다. D램은 데이터를 저장하고 처리하는 속도가 빠르지만 지속적으로 전력을 공급해 주지 않으면 저장된 정보가 유지되지 않는 휘발성 메모리다. 이 때문에 메모리에 저장된 데이터를 유지하려면 주기적으로 리프레쉬(refresh)를 통해 데이터를 다시 써줘야 해, 전력도 계속해서 소모되고 속도도 처음보다 느려진다. 이에 반해 비휘발성 메모리인 플래시 메모리는 D램처럼 주기적인 데이터 저장을 위한 리프레쉬 동작은 필요 없지만, D램에 비해 데이터 처리 속도가 느리다.

 

이런 문제를 개선하기 위해 연구팀은 2008년 연구에서 두 종류의 메모리를 합쳐 하나의 트랜지스터에서 선택적으로 동작시켜 효율성을 높이고 크기도 줄인 융합메모리 (Unified Random Access Me-mory, URAM) 소자모델을 제시했다. 하지만 이 구조 역시 트랜지스터 크기가 작아지면서 트랜지스터에 전류를 전달하는 나노선(nanowire)의 수와 크기가 줄어들었다. 그에 따라 전달되는 전류도 감소했고 이는 메모리 소자의 성능 저하로 이어졌다. 연구팀은 작년 11월 6일 진행한 연구를 융합메모리 소자모델에 적용했다. (관련기사 본지 416호, <나노선 구조 5단으로 쌓은 고성능 반도체 트랜지스터 구현 성공>)

 

연구팀은 두 종류의 메모리를 합친 융합메모리를 만들어, 융합메모리가 플래시 메모리의 비휘발성 성질도 갖도록 했다. 이에 따라 기존 D램에서 안정적인 데이터 처리를 위해 필요했던 증폭회로도 제거할 수 있었다. 또한 수직 집적 나노선 구조는 기판에 수직한 방향으로 나노선 구조가 쌓여있어 단일 구조와 달리 평면적이 증가하지 않아 기판의 집적도도 높일 수 있다. 그 결과 칩 크기를 줄이고 전력 효율성도 높일 수 있었다. 그리고 반도체 제작 공정에서 두 개의 메모리를 하나씩 따로 조립해야 하는 것을 한 번 만에 조립하는 것으로 줄여 경제적이다. 또한, 일반적으로 두 칩을 합친 반도체는 칩 사이 간섭 때문에 칩 하나보다 전력이 50% 이상 낮은데, 연구팀의 융합메모리는 서로 다른 기능의 칩을 합쳤기에 이 현상도 줄일 수 있다.

 

이번 연구에 참여한 이병현 연구원은 “실리콘 트랜지스터의 크기를 줄이는 방향으로의 반도체 연구는 이제 사실상 한계가 왔다”라며 “반도체 시장에서 새로운 패러다임을 제시해서 새로운 방향의 연구를 진행해야 한다”라고 메모리 반도체 시장에 대한 전망을 밝혔다.