일괄 플라즈마 건식 식각 공정 이용한 나노선 구조 제작 기술 개발해 비용적•시간적인 측면에서 트랜지스터 생산 공정 효율 높여

전기및전자공학부 이병현 연구원과 나노종합기술원 강민호 박사가 실리콘 나노선 구조를 5단까지 수직으로 쌓은 반도체 트랜지스터를 개발했다. 이번 연구는 지난해 11월 6일 <나노 레터스(Nano Letters)> 온라인판에 게재되었다.

새로운 국면 맞이한 트랜지스터 산업
현재 산업계에서 생산 중인 트랜지스터는 핀펫(FinFET, Fin Field Effect Transistor) 구조다. 핀펫 구조는 전류를 제어하는 역할을 하는 게이트가 입체적으로 튀어나와 있어 상어 지느러미(Fin)처럼 생긴 구조다. 이러한 트랜지스터는 이전보다 대기 상태일 때 발생하는 누설 전류는 적고, 동작 상태일 때 전류 구동 능력은 높다. 하지만 최근 트랜지스터 크기가 10 nm 수준으로 줄어들면서 누설 전류 문제는 점차 심각해졌다. 그에 따라 학계에서는 핀펫 구조를 넘는 새로운 트랜지스터 구조의 필요성이 대두했다.

효과적인 실리콘 나노선 구조 등장해
이에 게이트가 전류가 흐르는 채널 전체를 감싸는 전면-게이트 실리콘 나노선 구조(gate-all-around silicon nanowire)라는 새로운 트랜지스터 구조가 개발되었다. 나노선 구조는 누설 전류 제어에 가장 효과적인 구조로 학계와 산업계에서 큰 주목을 받았다. 하지만 이 역시 계속된 소형화 연구를 거쳐 나노선의 면적이 줄어들면서 성능 저하로 이어졌다. 기존에는 여러 전면-게이트 실리콘 나노선 구조를 수평으로 연결해 문제를 해결하려 했으나, 이는 트랜지스터 크기를 증가시켜 소형화와 집적도 향상이라는 취지에 모순되는 결과를 낳았다.

한 발짝 나아간 수직 집적 공정
이러한 문제에 대한 대안으로 나온 것이 수직 집적 나노선 구조(vertically integrated multiple nanowire structure)다. 이 구조는 전면-게이트 실리콘 나노선 구조를 수직으로 쌓음으로써 평면으로 배치했을 때보다 면적을 줄이고 집적도를 향상시킨 것이다. 이와 같은 구조가 처음 제시되었을 때는 두 물질을 번갈아 가며 쌓은 뒤 만들어진 구조물을 희생층만 녹이는 용액 속에 집어넣어 필요한 부분만 남기는 방법을 사용했다. 하지만 이 방법은 공정이 복잡할 뿐만 아니라 정지마찰 현상*이 일어나 형성된 구조가 불안정하다는 문제가 있었다. 또한, 희생층을 쌓는데 필요한 비용과 시간 문제로 인해 상당히 비효율적인 방법으로 지적되었다.

새로운 제조 공정으로 효율성 높여
연구팀은 일괄 플라즈마 건식 식각 공정(one-route-all-dry etching process) 방식을 통해 문제를 해결했다. 우선 나노선을 만들고자 하는 영역을 고분자 중합체로 보호막 처리를 한다. 그다음 실리콘층을 등방성 건식 식각(isotropic dry etching)**으로 깎아 나노선 구조를 만든다. 연구팀은 이 방법을 이용해 5단 수직 집적 반도체 트랜지스터를 개발했다. 이 기술은 공정에 수 시간이 걸리는 기존 방법에 비해 수 초 만에 층 하나를 만들 수 있어 효율적이며, 재료 낭비가 적어 제작 비용을 크게 줄일 수 있다. 이렇게 만들어진 반도체 트랜지스터는 단일 나노선 트랜지스터보다 5배 향상된 성능을 보였다.

이번 연구는 지속적인 소형화 끝에 제작 공정의 한계에 부딪힌 반도체 트랜지스터 분야에 새로운 가능성을 제시했다. 연구를 주도한 이병현 연구원은 “이번 연구는 트랜지스터 소형화 연구가 치열한 가운데 활용도 높은 고성능 전자 소자를 실현했다는 측면에서 의의가 있다”라며 “이러한 전자소자는 다양한 분야에서 성과를 창출할 수 있을 것이다”라고 전망을 밝혔다.

 

정지마찰 현상*
희생층을 제거하는 과정에서 양쪽의 구조체가 표면 장력에 의해 서로 달라붙어 동작하지 않는 불량 현상.

등방성 건식 식각**
화학 반응성 플라즈마(SF6)를 이용한 식각 방식. 수직•수평 방향으로 식각 속도가 같아 미세한 패턴의 공정에 사용된다.
 

저작권자 © 카이스트신문 무단전재 및 재배포 금지